2奈米晶片已成為半導體產業的新目標。我們不再談論遙遠的概念，而是一項正在進入實際生產階段的技術，它將塑造面向消費者、資料中心和人工智慧的CPU、GPU和SoC的未來。
同時，向 2nm 製程的過渡遠非易事：成本飆升、先進封裝瓶頸、晶圓良率存疑，以及台積電、英特爾和三星之間的激烈競爭，而蘋果、英偉達、AMD、高通、富士通和博通等公司也在以各自的方式利用這項新的光刻技術。
如今，2nm晶片究竟意味著什麼？
首先要澄清的是，目前「2奈米」更多的是一種市場宣傳標籤，而非精確的物理尺寸。它不再能準確描述電晶體的閘極長度、閘極間距或其他任何特定的幾何參數。每家代工廠（台積電、英特爾、三星等）都根據自身情況定義製程節點，並結合各種內部指標，這使得不同製程之間的直接比較變得極為複雜。
即便如此，這個術語仍然被沿用，因為它代表著極高的整合度，與先前的製程節點（例如 5 奈米、4 奈米或 3 奈米）相比，它具有更高的電晶體密度、更優異的性能和更低的單次操作功耗。換句話說，雖然「奈米」不再是字面上的單位，但它仍然用來指示每個製程節點在技術階梯上的位置。
實際上，從 3nm 或 4nm 等製程過渡到 2nm 製程意味著可以獲得速度更快或效率更高的晶片，或在兩者之間取得更好的平衡。這意味著在相同的晶片尺寸下可以擁有更多的核心、更大的快取、更多的 AI 單元和更高的頻率，或者在保持相似性能的同時顯著降低功耗。
這就是為什麼 2nm 光刻技術不僅僅是一種行銷手段：它是下一代高效能產品的基礎，從桌上型電腦和筆記型電腦處理器到人工智慧加速器和超級計算機，以及高階行動 SoC。
從FinFET到GAAFET/奈米片：電晶體的世代變革
2奈米製程的一大飛躍不僅在於節點的「標稱」尺寸，還在於電晶體的種類。業界正從自22奈米/16奈米製程以來一直作為基礎的傳統FinFET電晶體轉向GAAFET（環柵場效電晶體）架構，也稱為奈米片電晶體。
在FinFET中，閘極部分包圍電晶體通道；而在GAAFET中，閘極完全包圍通道，從而能夠更精確地控制電流。這使得漏電更小、散熱更好，即使電晶體密度大幅增加，也能持續實現電壓和頻率的微調。
例如，台積電將其採用的奈米柔性技術命名為N2奈米片。此策略允許在極小的區域內組合不同高度的奈米片和邏輯單元密度，並根據晶片的不同區域調整設計：某些區域針對最高性能進行了最佳化，而另一些區域則針對能源效率進行了最佳化。
三星已對GAAFET的各種變體進行了一段時間的研究，甚至考慮過使用鉬等替代材料來提高電子遷移率，並更好地解決進一步小型化帶來的散熱問題。英特爾方面則討論了其基於奈米片的GAA晶體管，其製程節點包括20A和18A等，而這種架構也與後置電源系統結合。
2nm製程製程有望帶來哪些改進？
製造商通常會提供數據，將新製程節點與其前代製程節點進行比較。就 2nm 製程而言，目前討論的數據非常令人鼓舞，儘管這些數據始終取決於特定的晶片設計和工作負載類型。
Synopsys 的軟體架構師 Abhijeet Chakraborty 表示，從 3 奈米製程遷移到 2 奈米製程的客戶可以預期：
- 性能提升10%至15%。 功率相同。
- 能源消耗減少 20% 至 30%。 具有同等性能。
- 電晶體密度提高約 15%。 在同一區域。
台積電提供的N2製程節點相比N3E製程節點的數據也與之類似：性能提升高達15%，功耗降低高達30%，電晶體密度更是提升了1,15倍，這得益於Nanoflex奈米片電晶體技術。正是這種性能與效率的完美結合，促使蘋果和英偉達等巨頭提前很久就預訂了工藝節點的產能。
英特爾技術開發副總裁本·塞爾強調，在2奈米製程節點（例如18A）中，首要任務不僅是實現更高的頻率，還要提高每瓦性能，並在給定計算能力下減小所需的面積。對於市場而言，這意味著在相同封裝尺寸下實現更高的功耗，或在保持效能的同時顯著提高能源效率。
總之，2-3個「行銷奈米」的飛躍在實踐中是顯而易見的：5奈米和3奈米之間的差異對於AMD、NVIDIA、高通或蘋果等製造商來說非常重要，而2奈米的到來也遵循同樣的規律，儘管製造成本更高，技術挑戰也更大。
台積電：引領2奈米製程的領導者
多年來，台積電一直是半數科技業的主要「影子製造商」。其工廠生產用於手機、顯示卡、桌上型電腦和筆記型電腦CPU、伺服器處理器、遊戲機等眾多產品的晶片。在先進晶圓代工領域，台積電的市佔率徘徊在60%左右，佔據絕對的市場主導地位。
該公司已開始在其基於奈米片的N2節點（即著名的「2奈米」製程）上進行晶圓生產。此節點代表著相對於N3E的世代變革，這不僅體現在光刻技術本身，更體現在Nanoflex技術實現了從FinFET到GAA電晶體的飛躍。首批受益於這項技術的主要客戶之一是AMD，據報道，AMD已完成其未來Zen 6架構CCD晶片在N2節點上的流片，預計將於2026年左右發布。
為了配合N2工藝，台積電設計了一整套衍生工藝：
- N2P，旨在提高能源效率。
- N2X，專注於 極限性能 適用於高TDP應用。
- A16 SPR，一款更先進的節點，帶有後置電源（超級電源軌）。
就A16 SPR而言，初步數據顯示，在相同電壓下，其速度比N2P高出8-10%，或在保持性能的前提下降低15-20%的功耗。展望未來，台積電也公佈了A14的研發路線圖，聲稱在相同功率輸出下性能提升高達1,8倍，在某些應用場景下能源效率提升高達4,2倍。
為了維持這一攻勢，台積電已將至少兩座關鍵工廠（Fab 20 和 Fab 22）專門用於 2nm 製程的生產。這不僅僅是升級設備的問題：還需要投入數十億美元用於更先進的極紫外光刻設備、計量系統、新的封裝和測試生產線，以及與這樣一個複雜中心相關的所有基礎設施。
先進包裝的瓶頸：CoWoS-L公司
另一方面，台積電的客戶不再只需要簡單的2nm晶圓。他們的需求集中在採用先進封裝技術的複雜晶片上，例如CoWoS-L，這種晶片能夠在超高密度中介層上整合多個晶片，並且在許多情況下，還帶有堆疊式記憶體。
CoWoS-L 技術允許將多個晶片（CPU、GPU、緩存晶片、HBM 等）放置在矽片或類似中介層上，並實現極高密度、高頻寬的互連。但這種封裝方式也帶來了一些額外的挑戰，例如熱膨脹：不同材料隨溫度變化膨脹程度不均，可能導致翹曲、機械應力、微裂紋或連接失效。
據估計，NVIDIA 已預定台積電約 70% 的 CoWoS-L 產能，導致其他客戶面臨此類先進封裝的嚴重短缺。 NVIDIA 的 AI GPU、AMD 的 EPYC 處理器（配備 3D 垂直快取）以及未來配備大容量快取區塊的 Xeon 處理器等產品，都依賴這種整合方式來實現其效能目標。
這套頸部已經造成了明顯的後果：台積電被迫推遲交付與英偉達Blackwell架構相關的產品，理由是CoWoS-L處理器存在效能問題以及產能限制。同時，台積電正在為其A16製程（約1,6奈米）開發超級電源軌（Super Power Rail）技術，英偉達已經是該技術的優先客戶。
簡而言之，雖然2nm光刻技術引人注目，但其大部分價值（以及問題）都來自於2.5D和3D封裝。基於晶片組、堆疊式快取和近運算記憶體的設計才是真正釋放這些製程節點潛力的關鍵，而台積電也需要在這方面迅速提升產能。
英特爾和三星：其他爭奪2nm市場主導權的競爭者
在台積電鞏固其領先地位的同時，英特爾和三星將 2nm 視為重新奪回市場份額並說服外部客戶相信其技術具有競爭力的戰略機遇，而不僅僅適用於他們自己的產品。
三星正面臨嚴峻挑戰：根據 Gartner 預測，其 2023 年半導體收入較 2022 年下降約 37,5%，公司被迫調整擴張計畫和人員配置。即便如此，正如其半導體部門前 CEO 慶鉉京所言，三星仍堅持五年內超越台積電及英特爾等競爭對手的目標。
三星的策略是加速GAAFET製程節點的產能，一旦市場需求足夠，就立即開始2nm晶片的量產，以滿足行動SoC、高效能解決方案和資料中心的需求。該公司一直在研發先進的封裝技術和替代材料，以緩解極度縮小尺寸帶來的散熱問題。有關三星製造策略的更多細節，請參閱其Exynos核心製造計畫。
英特爾的做法略有不同。其前執行長帕特·蓋爾辛格曾承諾，將透過一項雄心勃勃的路線圖重奪製造工藝領域的領導地位，該路線圖包括快速推出英特爾4、英特爾3、20A和18A等節點。但該公司財務長戴夫·津瑟透露，英特爾已決定放棄20A的商業化，以節省約500億美元，並將部分資源重新分配給18A。
Ben Sell 已確認18A 已達到必要的成熟度，並將於 2025 年進入大規模生產階段。從市場角度來看，該節點處於 2nm 範圍內（約 1,8nm），並將奈米葉片 GAA 電晶體與晶片背面的電源系統相結合，這與台積電提出的 A16 SPR 非常一致。
對英特爾而言，最大的挑戰不僅在於推出基於18A架構的CPU，例如Panther Lake或未來的系列產品，更在於贏得第三方廠商的信任，讓他們選擇英特爾的晶圓代工部門來生產其高價值產品。關鍵在於，英特爾能否在晶圓良率、生產穩定性以及可靠的交付時間方面，與台積電相媲美。
富士通、博通和超級運算領域的2奈米里程碑
當消費性電子巨頭們還在不斷優化其製程節點時，富士通和博通在高效能運算（HPC）和高階人工智慧領域邁出了大膽的一步。他們與台積電合作，開始生產一款名為FUJITSU-MONAKA的2奈米SoC，這款SoC將用於由理研牽頭的日本下一代超級電腦FugakuNEXT。
這款晶片專為大規模超級運算和人工智慧工作負載而設計。它擁有144個核心，採用3,5D (xDSiP)封裝，集成度比典型的2.5D封裝更高。其目標是在確保強大運算效能的同時，最大限度地降低功耗，這對於此類頂級機器而言至關重要。
為了驅動這樣一台效能怪獸，FUJITSU-MONAKA 整合了一個擁有 12 個 DDR5 通道的記憶體子系統，並支援 PCIe 6.0 和 CXL 3.0。這種組合使其成為處理巨型 AI 工作負載和要求極高的科學模擬的理想選擇，在這些應用中，延遲和記憶體頻寬與原始運算能力同樣重要。
雖然它並非首款發布的2nm晶片，但它是該工藝製程下首批真正投入量產並與特定客戶合作的晶片之一，而不僅僅停留在PPT演示和新聞稿階段。預計該晶片將於2027年左右部署到資料中心和超級電腦中，這將鞏固富士通在高效能運算（HPC）領域相對於AMD（Instinct）、NVIDIA（Grace、Grace Hopper）和英特爾（Xeon、Gaudi）等競爭對手的地位。
此舉表明，2nm製程不僅適用於高階手機或個人電腦：超級運算和頂尖人工智慧將是該製程晶片首次充分發揮其性能的領域之一，因為在這些領域，節省的每一瓦功率和提升的每一個百分點的性能都最有價值。
2nm製程對個人電腦、手機及家用硬體的影響
從一般使用者的角度來看，大多數家用桌上型電腦和筆記型電腦的CPU仍然採用5nm和7nm等製造工藝，例如AMD Ryzen系列，以及部分英特爾產品線採用同等或稍舊一些的工藝。而在行動裝置領域，高階產品已經採用3nm和4nm工藝，例如蘋果晶片以及高通和聯發科的部分SoC晶片。
有鑑於此，我們短期內不太可能看到大量完全採用 2nm 製程製造的「完整」桌上型 CPU 湧入市場。從 5nm 製程到 3nm 製程再到 2nm 工藝，每片晶圓的成本會增加 50% 甚至更多，只有在晶片利潤率極高的領域，例如 AI GPU、伺服器處理器或超高端 SoC，採用 2nm 工藝才能獲利。
在消費市場，目前的趨勢是採用異質設計，將多種製造流程整合到單一產品中。英特爾已經在同一包裝中使用不同的光刻工藝，以成本平衡的方式將高性能核心、能源效率核心、集成顯卡和I/O控制器組合在一起。 AMD也採用了類似的方法：對核心晶片（CCD）採用先進的光刻工藝，而對I/O晶片則採用更成熟的光刻工藝。
這意味著，在中期內，我們很可能會看到混合型產品，其中晶片的某些部分（例如主運算模組、NPU 或某些快取晶片）採用 2nm 製程製造，而其他部分則繼續採用成本較低的 3nm、4nm 甚至 6nm 製程。其目標是在不顯著增加最終消費者價格的前提下，平衡成本、效能和功耗。
人工智慧在各個領域的快速發展帶來了更大的壓力：如今，幾乎所有現代SoC或CPU都需要整合專用的NPU或加速器才能高效運行AI模型。這增加了設計的複雜性，並需要在晶片上整合更多專用邏輯，因此，2nm製程對於此目的而言極具吸引力，但也非常昂貴。
成本、晶圓良率，以及為何並非所有人都會立即轉型。
先進光刻技術一直都很昂貴，但隨著3nm和2nm製程的出現，價格更是飆升至令人咋舌的地步。據估計，一片2nm晶圓的價格可能在25.000萬美元到30.000萬美元之間，具體價格取決於台積電的利潤率，以及最重要的——良率。
在製程節點生命週期的初期，晶圓良率通常顯著較低：缺陷晶片較多，廢舊晶圓較多，需要進行的製程調整也較多。大型製造商的目標是使其2nm製程節點的良率至少達到70%，才能真正獲利並對客戶具有吸引力。在達到這一門檻之前，價格和產能限制都非常嚴峻。
這就解釋了為什麼許多設計仍然依賴 3nm、4nm 或 5nm 等製程節點，因為這些節點在效能、功耗和成本之間已經取得了很好的平衡。對於中低批量產品，例如中階處理器或非高階設備的 SoC，如果晶圓成本幾乎翻倍，那麼很難證明昇級到 2nm 製程的合理性。
除此之外，業界也經歷了從14奈米到5奈米製程快速且相對「平穩」的過渡期，尤其是台積電，其從7奈米到5奈米的過渡幾乎沒有遇到重大挫折。這種快速的變革，加上人工智慧資料中心的蓬勃發展和消費性電子產品的爆炸性成長，已經將產能和新建工廠所需的投資推向了極限。
相較之下，英特爾從10奈米製程過渡到同等水準的7奈米製程的過程則坎坷得多，延誤和性能問題導致其市場份額損失。這種對比清楚地表明，每個新的先進製程節點的開發難度和成本都比前一個節點更高，僅僅縮小電晶體尺寸是不夠的：架構、封裝和電源系統幾乎都需要從頭開始重新設計。
最終用戶可以對 2nm 晶片抱有怎樣的期待
從日常使用的角度來看，2nm晶片不會像十多年前那樣帶來「神奇」的飛躍，當時新一代晶片的功耗降低了一半。小型化奇蹟的時代已經結束；現在我們談論的是更漸進但精心打造的改進。
未來幾年，2nm製程的影響將首先體現在高階和專業領域：伺服器、工作站、AI加速器、通用GPU，隨後擴展到高階智慧型手機和筆記型電腦。在這些領域，每瓦性能的哪怕一點點提升都能轉化為數百萬美元的合約和真正的競爭優勢。
對於用戶而言，這意味著設備能夠在本地運行更大的 AI 模型，運行幀率更高、功耗更低的複雜遊戲，渲染和編譯時間更短，以及行動裝置能夠在更長時間內保持高效能而不會過熱。
從中長期來看，最引人注目的方面將是這些節點與3D封裝和晶片組設計的結合。這將涉及更多堆疊式晶片、更靠近運算單元的記憶體、極高頻寬的內部互連，以及每個晶片組根據其功能（CPU、GPU、NPU、快取、I/O等）進行更精細的專用化。
所有這些技術都確保傳遞給消費者的訊息（「新型晶片，速度更快，效率更高」）真實有效，但卻掩蓋了日益複雜的工程技術。 2奈米製程只是一個更大拼圖中的一塊，其中每一個細節都至關重要，才能不斷榨取每一瓦可用能量。
隨著量產在即，首批真正專案也已啟動，2nm晶片有望成為下一代CPU和加速器的核心。我們不會看到一夜之間發生翻天覆地的變化，而是一個穩步推進的過程：台積電、英特爾和三星將爭奪技術領先地位，而蘋果、英偉達、AMD、富士通和博通等客戶則會竭盡全力挖掘每一代新晶片的性能。最終，這一切將轉化為性能更佳、功耗更低的設備，並為用戶開啟通往運算體驗的大門，而這些體驗在不久前還只是科幻小說裡的情節。
